PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-162460

(43) Date of publication of application: 05.06.1992

(51)Int.CI.

H01L 23/50

(21)Application number: 02-286483

(71)Applicant: HITACHI CABLE LTD

(22) Date of filing:

24.10.1990

(72)Inventor: CHINDA SATOSHI

YOSHIOKA OSAMU

(54) LEAD FRAME FOR SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To obtain a lead frame base for a semiconductor device which can be soldered at a low temperature even without flux by providing a gloss Ni plating layer on a base of a lead frame made of copper or copper alloy, and laminating an Ni-Co-P alloy plating layer thereon.

CONSTITUTION: The thickness of an Ni-plating layer 2 to be provided on a substrate (Cu or Cu alloy) 1 for a semiconductor substrate needs 2µm or more so as to suppress diffusion of the Cu from a substrate material and to obtain wire bondability. An Ni-Co-P alloy plating layer 3 is thinly provided with the layer 2 as a base, and two gloss Ni/Ni-Co-P layers are laminated by plating on the substrate Cu. However, since the layer 3 is very hard and brittle, it is improper to solely adhere it thickly, and its thickness is set to about 0.20µm. As a result that composition is analyzed by collecting part of the Ni-Co-P alloy plating



layer, if about 1-20wt.% of Co and 3-15wt.% of P are contained, it is discovered that solder wettability is best at a soldering temperature of 280°C even without flux.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office.

⑩ 公 開 特 許 公 報 (A) 平4-162460

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)6月5日

H 01 L 23/50

D 8418-4M

審査請求 未請求 請求項の数 1 (全4頁)

❷発明の名称 半導体装置用リードフレーム

②特 願 平2-286483

修

22出 願 平 2 (1990)10月24日

⑩発 明 者 珍 田

聡 茨城県土浦市木田余町3550番地 日立電線株式会社金属研

究所内

⑩発明者 吉 岡

茨城県土浦市木田余町3550番地 日立電線株式会社金属研

究所内

⑪出 願 人 日立電線株式会社

東京都千代田区丸の内2丁目1番2号

明 和書

- 1. 発明の名称 半導体装置用リードフレーム
- 2. 特許請求の範囲
 - 1. 銅または銅合金からなるリードフレーム基体上に、光沢ニッケルめっき層を設け、これに積層してNi-Co-P合金めっき層を設けたことを特徴とする半導体装置用リードフレーム。
- 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体装置用リードフレームのめっき構造に係り、特にNiめっきのはんだぬれ性を改善したリードフレームに関する。

[従来の技術]

半導体用リードフレームのめっき膜に要求される機能は、ワイヤボンディング性、ダイボンディンク性等にすぐれていることは勿論であるが、特に、アウターリードピンのめっき膜について、基板実装上の点からすぐれたはんだぬれ性が求められる。

特に、高出力用ICでは組立時および使用時の熱衝撃に耐えるため、下地にNiのめっき層を設け、素子搭載部にのみに銀めっきを設けた部分めっきリードフレームが使用されており、アウターリードピンは、Niめっきで被覆されている。

Njは耐食性酸化被膜を形成し易いため、はんだぬれ性を保証するには、フラックスの使用が必要である。

したがって、これまでは、リードピンに溶融は んだを設けた後、残留フラックスの除去を目的と して、フロン系溶剤またはトリクロルエチレンに 代表される塩素系有機溶剤で後洗浄を行っていた。 「発明が解決しようとする課題」

ところが、近年、地球的規模の環境問題等から、前記のフロンおよび有機溶剤の使用については、禁止もしくは制限される傾向にあり、ICなど電子部品の後洗浄に対しても厳しい状況になりつつある。

したがって、はんだ付けには非塩素系のフラックスを使用するか、あるいはフラックスなしでも

_ 2 _

はんだぬれ性のよいNiめっき方法を開発するなど の手段をとらなければならない。

Niめっきのはんだぬれ性を改善するためには、 めっきの光沢化が効果があることは経験的に認め られているが、現状では、光沢Niめっきの場合は、 はんだ付温度が高いため、より低温のはんだ付温 度で、フラックスなしの状態下でも接合可能なNi めっき手段の開発が求められていた。

本発明の目的は、光沢NIめっき層を設けた基板上に、フラックスなしでもより低温化ではんだ付けが可能な半導体装置用リードフレーム基体を提供することである。

[課題を解決するための手段]

上記課題を解決するための本発明に係る半導体装置用リードフレームの構成は、銅または銅合金からなるリードフレームの基体上に、光沢Niめめっき層を設け、これに積層してNi-Co-P合金めっき層を設けるようにしたことである。

[作用]

半導体装置用基板 (CuまたはCu合金) 上に設け

— 3 —

厚さに設けた。光沢 Ni めっき液の組成はつぎの通りである。

N i S O 4 ・ 6 H 2 O … … 2 4 0 g / 1
N i c l 2 ・ 6 H 2 O … … 4 0 g / 1
H 3 B O 3 … … 4 0 g / 1
在原ユージライト# 6 1 … 5 ml / 1

同 上 #63…10ml/1

ついで、上記試料の上にNi - Co - P 合金めっき を 0 . 1 5 μ m 厚さに設けた。めっき液の組成は っきの通りである。

> N i S O $_4$ · 6 H $_2$ O · · 1 6 0 g / 1 N i c 1 $_2$ · 6 H $_2$ O · · 4 0 g / 1 H $_2$ P O $_3$ · · 6 g / 1

 $C \circ S \circ A \cdot 7 H_2 \circ \cdots \circ \sim 2 \circ g / 1$

図は本発明の実施例のリードフレームの部分断面図である。図において、1は、銅合金基体、2は、光沢Niめっき、3は、Ni-Fe-P合金めっきである。

以下に、はんだ付け性試験について説明する。 まず、はんだ浴槽(Sn62%、Pb38%共晶) る Ni めっきの厚さは、 基板材料からの Cuの 拡散を抑え、 ワイヤボンディング性を確保するために 2 μ m 以上必要である。

本発明によるNi-Co-Pめっき層、光沢Niめっき層を下地として薄く設け、基板Cuの表面に光沢Ni/Ni-Co-Pの2層のめっきを積層する。

ただし、Ni - Co - P めっき層は、非常に硬く脆い性質のため、単独で厚付けすることは、加工上は不適当であり、約 0 . 2 0 μ m の厚さとする。

本発明で採用したNi-Co-Pめっき層の1部を採取して、組成分析を行った結果、Coは、1~20wt%程度、Pは、3~15wt%程度含有した場合には、はんだぬれ性は最も良好であることがわかった。

[実施例]

以下本発明の一実施例を試験結果にもとづいて説明する。

まず、 基板となる 銅合金寸法、 5 0 mm × 2 0 mm × 0 . 2 5 mm の 試料を脱脂および酸洗処理により、 清浄化し、これら試料に光沢 N1 めっきを約 3 μ m

- 4 -

を準備し、上記のようにして調整した2層めっきを施した試料(フラックスは使用しない)をサンブルクリップに挟み、自動昇降装置を用いて、所定の試験温度に加熱したはんだを浴槽中に10秒間浸漬し、引上げ、各浴槽毎に、各試料のはんだぬれ状態を目視観察した。

浸渍温度 (はんだ浴温) は、夫々 2 4 0、 2 5 0、 2 8 0、 3 0 0 および 3 2 0 ℃ の 5 温度 である。

はんだぬれ状態の目視観察の判断基準の以下の通りである。

〇印:全表面が均一に完全にぬれたもの

△印:わずかにめっき面が露出したもの

×印:10%以上の面積ではんだがはがれ、下 地面がはっきり露出したもの

なお、比較のために、Ni-Co-Pめっき層を設けない光沢Niめっき層のみの試料についても同様な条件で試験し評価した。

つぎに、上記試料は、実際の組立工程で熱履歴をうけるので、上記試料に150℃×30分の加

- 6 -

熱処理を施した後のはんだぬれ性試験を行った。 浸漬試験条件は、すべて前記の加熱処理前のも のと同様である。

浸清試験は、各試験に対して 5 回以上実施した。以上述べるように、Ni/Ni - Co - P の 2 層めっきを設けた試料を(1) 加熱前および(2) 加熱処理(1 5 0 ℃×3 0 分)後について、Sn - Pb共晶はんだ浴槽中に、試験温度 2 4 0 ~ 3 2 0 ℃の 5 段階の温度で浸漬試験後のはんだぬれ性の観察結果を下記の表に示す。

_ 7 _

上記の表からつぎのことがわかる。

- (1) 同上条件で、めっき被に C o S O 4 ・
 7 H 2 Oを 1 g / 1 添加するとはんだぬれ性は加熱エージング後も著しく改善されることがわかる。
- (2) 同上条件で、めっき被に C o S O 4 ・ 7 H 2 O は 1 g / 1 以上でよいが、はんだぬれ性安定のためには 5 g / 1 以上がよくコストの点を含めると 5 ~ 2 0 g / 1 の範囲が最も効果的である。

以上の結果から、Ni - Co - P めっき届を設ける ことにより、フラックスなしでも、 2 8 0 ℃のは んだ温度で、はんだぬれ性を保つことができる。

特に Ni - Co - P めっき層を設ける時に、めっき液中への、 C o S O 4 ・ 7 H 2 O の (硫酸第 1 鉄)の添加量によって、その効果を高めることができる。すなわち、 C o S O 4 ・ 7 H 2 O の添加量を5~20g/1にした場合の効果が最高で、260℃でもはんだぬれ性は良好であることがわかった。

	表 はんた	& #	祖祖	架		
NICoP/光沢NI	ķ		5浴温にお	各浴温におけるはんだぬれ状	だぬれ状態	1805
CoSo4 添加量	Ñ.	240℃	2092	2802	3008	3 2 0 2
i	加熱なし	×	◁	0	0	0
. 8 0	150℃×30分	×	\Box	0	0	0
	加熱なし	0	0	0	0	0
- - - -	150°C×30A	×	\ \	0	0	0
	加熱なし	0	0	0	0	0
20	150°C×30A	×	0	0	0	0
- / - 0 6	加熱なし	0	0	0	0	0
2 0 8 / 1	150°C×305	×	Ο.	0	0	0
比較例	加熱なし	×	×	0	0	0
光沢Niのみ	150°C×305	×	×	◁	0	0

- 8 -

[発明の効果]

本発明により半導体装置用リードフレーム基板に光沢Ni/Ni-Co-Pの2層めっきを設け、フラックスなしで、より低温ではんだ付けが可能になるため、従来のように、残留フラックス除去のための有機溶剤による後洗浄処理作業を省くことができる。このことは、

- (1) フロン等の材料費および人工費が節減できることは言うまでもなく、
- (2) フロンのよる環境破壊、塩素系溶剤による 発癌性の問題を回避できるという大きな効果 がある。また、
- (3) はんだ付け時にフラックスを使用する必要 がなくなり、この場合残留フラックスによる 電子部品の腐食による故障を起こすことがな い。

また、より低温度ではんだ付け作業が可能となり、他の電子部品に熱的な損傷を与えなくなるので基板の品質向上に有効である。

4. 図面の簡単な説明

図は、本発明の半導体装置用リードフレームの一実施例の部分断面図である。


1:銅合金基体、

2 : 光沢 Ni めっき層、

3 : Ni - Co - P 合金めっき層。

特許出願人 日立電線株式会





1: 銅合金基体

2:光沢N1めっき層

3 : N 1 - C o - P 合金めっき層

- 11 -